根据日本媒体的成本报道，佳能面向半导体电路光刻工序推出了搭载自主研发的降半佳能技术「纳米压印」技术设备，这套设备可以大幅降低成本以及耗电量，纳米WhatsApp%E3%80%90+86%2015855158769%E3%80%91all%20crane%20flight%20locations备受半导体厂商的压印已期待，而且目前可以生产为2nm的对抗产品。
根据佳能半导体机器业务部长岩本和德的生产介绍，纳米压印就是半导把半导体电路图的掩膜压印到晶圆上，在晶圆上只压印一次，成本就可以在合适的降半佳能技术WhatsApp%E3%80%90+86%2015855158769%E3%80%91all%20crane%20flight%20locations位置形成复杂的二维或者三维电路，如果改进掩膜，纳米甚至可以生产2nm的压印已产品。
纳米压印的对抗特点是设备构造简单，相较于传统刻烧电路的生产方法，纳米压印的半导耗电量可降至1/10，设备价格也会便宜很多。成本据估算，纳米压印1次光刻工序需要的成本可以降至传统光刻设备的一半。
岩本和德还介绍，在2017年时，佳能便与铠侠、大日本印刷合作开发，纳米压印技术的量产用途的实用化已经有眉目，可以面向客户销售，另外纳米压印技术目前全球只有佳能在做，进入门槛也很高。
2000年左右，日本与尼康曾占据了世界光刻设备很大一部分市场，然而随着荷兰SAML开发出EUV光刻设备，市场随即被洗牌，EUV成为尖端半导体光刻的主流，佳能也流失了大部分市场。
如今佳能十年磨一剑推出纳米压印技术，有一种要重新夺回光刻市场的架势。不过目前ASML也已经向英特尔交付首台2nm EUV光刻机，短时间能佳能想要依靠纳米压印技术对抗ASML，或许希望并不大。
